

⑩ 日本国特許庁(JP)

⑪ 実用新案出願公開

⑫ 公開実用新案公報(U)

平3-98534

⑬ Int. Cl.⁸

H 03 M 1/66

識別記号

庁内整理番号

D

9065-5 J

⑭ 公開 平成3年(1991)10月14日

審査請求 未請求 請求項の数 1 (全2頁)

⑮ 考案の名称 非線形D/A変換回路

⑯ 実 願 平2-7275

⑰ 出 願 平2(1990)1月29日

⑱ 考 案 者 長 谷 川 広 樹 神奈川県鎌倉市上町屋325番地 三菱電機株式会社鎌倉製作所内

⑲ 出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑳ 代 理 人 弁理士 大 岩 増 雄 外2名

㉑ 実用新案登録請求の範囲


外部から入力されるデジタル信号のビット数に等しい段数を持つR-2R梯子型抵抗回路、上記のR-2R梯子型抵抗回路の出力端に接続されたアナログ信号を出力する増幅回路、上記のR-2R梯子型抵抗回路の各段に接続される加算回路、複数の基準電圧源、上記の複数の基準電圧源と上記の加算回路とを接続するスイッチ、外部から入力されるデジタル信号をデコードし上記のスイッチの接続状態を制御するデコーダ、とを備えたことを特徴とする非線形D/A変換回路。

図面の簡単な説明

第1図はこの考案の一実施例を示すブロック図、第2図a及び第2図bは第1図に示す回路の

D/A変換を説明するための図、第3図は従来の技術を説明するためのブロック図、第4図a、第4図b、第4図cは第3図に示す回路のD/A変換を説明するための図である。図中1……入力デジタル信号、2……出力アナログ信号、3……R-2R梯子型抵抗回路、4……増幅回路、5a……第1の加算回路、5b……第2の加算回路、5c……第3の加算回路、6a……第1のスイッチ、6b……第2のスイッチ、6c……第3のスイッチ、6d……第4のスイッチ、6e……第5のスイッチ、6f……第6のスイッチ、7……デコーダ、8……第1の基準電圧源、9……第2の基準電圧源である。なお、図中同一符号は同一又は相当部分を示す。

第 1 図




1: 入力デジタル信号
2: 出力アナログ信号
3: R-2R梯子型抵抗回路
4: 増幅回路
5a: 第1の加算回路
5b: 第2の加算回路
5c: 第3の加算回路

6a: 第1のスイッチ
6b: 第2のスイッチ
6c: 第3のスイッチ
6d: 第4のスイッチ
6e: 第5のスイッチ
6f: 第6のスイッチ
7: デコーダ
8: 第1の基準電圧源
9: 第2の基準電圧源

実開 平3-98534(2)

第2図


(a)



(b)

	0H	1H	2H	3H	4H	5H	6H	7H
MSB	0	0	0	0	0	0	0	H
第2ビット	0	0	H	H	H+L	H+L	H+L	L
LSB	0	H	0	L	0	L	H+L	L


第3図




- 1: デジタル信号
- 2: アナログ信号
- 3: $R-2R$ 梯子回路
- 4: 増幅回路
- 6a: 第1スイッチ
- 6b: 第2スイッチ
- 6c: 第3スイッチ
- 7: コーダ
- 8: 基準電圧源

第4図

(a)



(b)



(c)

